Auf der CES hat AMD erstmals offen gezeigt, wie die nächste Generation seiner Serverprozessoren und KI-Beschleuniger aussieht. AMD Chefin Lisa Su hielt dabei keine Marketingfolie hoch, sondern echte, unverkleidete Chipkonstrukte. Ihr Fazit kam mit einem Lächeln und traf es ziemlich gut.
Ein KI Beschleuniger im XXL Format
Der neue Instinct MI455X ist kein einzelner Chip mehr, sondern ein ganzer Verbund. Zwölf Compute und I/O Chiplets treffen hier auf zwölf HBM4 Speicherstapel. Zusammen ergibt das ein Konstrukt, das ungefähr die Größe einer Hand erreicht. Damit gehört der MI455X zu den größten Chipdesigns, die aktuell überhaupt existieren. Im Inneren arbeiten rund 320 Milliarden Transistoren. Das sind etwa 70 Prozent mehr als beim direkten Vorgänger und ungefähr dreimal so viele wie bei Nvidias aktuellem Topmodell. Möglich wird das vor allem durch die moderne Fertigung. AMD setzt hier auf zwei und drei Nanometer Technologie von TSMC und ist damit ein bis zwei Generationen weiter als Nvidia, das noch auf einer weiterentwickelten Fünf Nanometer Basis produziert.
Natürlich klingt die schiere Zahl an Transistoren beeindruckend. Sie ist aber nur ein Teil der Wahrheit. AMD geht beim MI455X konsequent den Chiplet Weg und verteilt Rechenwerke, I/O Logik und Speicher auf viele einzelne Bausteine. Das erlaubt extreme Skalierung, kostet aber auch Fläche und Transistoren für die Kommunikation zwischen den Chiplets. Trotzdem ist klar, dass AMD hier ein echtes Statement setzt. Mit zwölf HBM4 Speicherstapeln erreicht der Beschleuniger 432 Gigabyte Speicherkapazität und eine Speicherbandbreite von fast 20 Terabyte pro Sekunde. Das ist eine Größenordnung, die klar auf große KI Modelle und Rechenzentren zielt.
Konkurrenzdruck für Nvidia wächst
Im direkten Vergleich zeigt sich ein spannendes Bild. Nvidia punktet weiterhin stark mit seinem Software Ökosystem, besonders rund um CUDA. Rein hardwareseitig jedoch holt AMD sichtbar auf und zieht bei der Fertigung sogar vorbei. Der Vorsprung bei der Transistordichte ermöglicht mehr Rechenleistung auf ähnlicher Fläche, auch wenn der Chiplet Aufbau selbst wieder Overhead erzeugt. AMD plant den MI455X als Spitzenmodell der kommenden Instinct 400 Serie. Zum Einsatz kommt er unter anderem im eigenen Serverdesign namens Helios, das auch von Partnern wie HPE übernommen wird. Für klassischere Server und HPC Systeme gibt es abgespeckte Varianten, die stärker auf Rechenpräzision statt auf KI Training optimiert sind.
Epyc Venice wächst mit
Passend zum neuen KI Beschleuniger zeigte Lisa Su auch die nächste Epyc Generation mit dem Codenamen Venice. Und auch hier wird schnell klar, dass AMD die Dimensionen neu denkt. Das Topmodell soll bis zu 256 CPU Kerne bieten und setzt erstmals auf ein deutlich verändertes Design. Das bisher einzelne I/O Die wird nun aufgeteilt, was die Skalierung erleichtert. In der Vollausstattung kommen sechzehn DDR5 Speicherkanäle und PCI Express 6.0 zum Einsatz. Dafür führt AMD sogar einen neuen Sockel ein. SP7 ist auf maximale Bandbreite ausgelegt und erreicht mit schnellen MRDIMMs rund 1,6 Terabyte pro Sekunde Speichertransferrate. Insgesamt könnten bei einem voll ausgebauten Epyc Venice rund 2000 Quadratmillimeter Silizium auf einem einzigen Träger sitzen. Entsprechend hoch fallen auch die kolportierten Leistungsaufnahmen aus, die je nach Konfiguration zwischen 700 und 1400 Watt liegen sollen.
Fazit
AMD zeigt mit Instinct MI455X und Epyc Venice eindrucksvoll, wie kompromisslos modernes High Performance Computing heute gedacht wird. Die Chips werden größer, komplexer und energiehungriger, liefern dafür aber eine Rechenleistung, die vor wenigen Jahren noch undenkbar war.
© stock.adobe.com, StockMarketVisuals