Das initiierte OpenTitan-Projekt von Google entwickelt Standards für sichere Siliziumchips. Sie basieren auf einem Design von RISC. Google erhält Unterstützung unter anderem von der ETH Zürich und von Western Digital.
Nach eigenen Angaben hat Google branchenweit das erste Open-Source-Projekt gestartet, das sich mit einem sicheren Standard für Siliziumchips beschäftigt. Unterstützt wird OpenTitan von die ETH Zürich, lowRISC, G+D Mobile Security, Nuvonton Technology und Western Digital. Das Ziel ist die Entwicklung eines Root-of-Trust-Designs (RoT) für Chips sowie Richtlinien für deren Integration in Server, Storage, Peripheriegeräte und weitere Produkte.
Die Offenlegung des Chipdesign soll für mehr Sicherheit sorgen. Laut Google sorgen sichere Chips wiederum dafür, dass „die Hardware-Infrastruktur und die darauf laufende Software in ihrem beabsichtigten , vertrauenswürdigen Zustand bleiben, idem die überprüfen, ob die kritische Systemkomponenten mit autorisiertem und verifizierbaren Code sicher starten“. Google nannte als Beispiel Server oder Geräte, die der korrekten Firmware starten, wodurch sichergestellt sein soll, dass sie nicht mit einer Low-Level-Malware infiziert wurden.
Eine kryptografisch eindeutige Identität soll aber auch die RoT-Chips bereitstellen, die prüft ob ein Server oder ein Gerät legitim ist und schaffen eine sichere Umgebung für die Speicherung von Verschlüsselungsschlüsseln. Zudem sind sie auch der Ausgangspunkt für manipulationssichere Prüfungen und andere Sicherheitsdienste. Chiphersteller und Plattformanbieter sollen künftig mitgestalten können, um somit auch die Möglichkeit zu schaffen, Fehler frühzeitig zu erkennen. Google hofft durch die Offenlegung des Chipdesigns auf Innovationen dürch Beiträge zu dem Projekt und um die Kompatibilität zu verbessern.
In einem Blogeintragvon Royal Hansen, Vice Presidentby Google, und Dominic Rizzo, OpenTitan Lead bei Google: „OpenTitan ist ein aktives Projekt, das von einem Team von Ingenieuren geleitet wird, die eine Koalition von Partnern vertreten, die Ideen und Fachwissenaus vilen Perspektiven einbringen. Wir erstellen transparent das Design eines Silizium-RoT, einschließlich eines Open-Source-Microprozessors (derlowRISC Ibex, ein RISC-V-basiertes Design), kryptographischer Coprozessoren, eines Hardware-Zufallszahlengenerators, einer ausgeklügelten Schlüsselhierarchie, Speicherhierarchie für flüchtige und nichtflüchtige Speicher, Abwehrmechanismen, IO-Peripheriegeräte, sicheres Booten und mehr. Mit OpenTitan hat sich eine Koalition von Partnern zusammengeschlossen, um ein offeneres, transparenteres und qualitativ hochwertigeres RoT-Design zu liefern“.